(Data obrony: 2006) Brzozowski, Ireneusz Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki
Praca doktorska mgra inż. Ireneusza Brzozowskiego dotyczy projektowania cyfrowych układów scalonych o obniżonym poborze mocy. Rozprawa ma charakter teoretyczny oraz implementacyjny. Przedstawiono nowe możliwości redukcji energii pobieranej przez układy cyfrowe CMOS dzięki uwzględnieniu zaniedbywanych dotychczas zjawisk fizycznych występujących w bramkach. Analiza zachowania się bramki CMOS podczas przełączania, w kontekście poboru mocy, pozwoliła na uwzględnienie wpływu sposobu sterowania bramki - zmiany wektora wejściowego - na jej parametry energetyczne. To zaowocowało opracowaniem nowego modelu energetycznego bramek opisującego straty dynamiczne. Opracowano odpowiednie metody wyznaczania parametrów modelu. Bazując na otrzymanych wynikach oceny energetycznej bramek zauważono, że istnieje możliwość redukcji poboru mocy układów już zaprojektowanych przez optymalizację kolejności połączenia wejść do bramek. Na podstawie gruntownej analizy energetycznych własności układów CMOS opracowano metody umożliwiające wykorzystanie tych cech również na wcześniejszych etapach syntezy. Opracowano nowatorską metodę syntezy dwupoziomowych układów o obniżonym poborze mocy wraz ze strategiami obliczeniowymi wykorzystującymi heurystyczne przesłanki wyboru implikantów. Ponadto dzięki nowemu modelowi uzyskano lepszą dokładność estymacji mocy pobieranej przez układ cyfrowy. Rozważania teoretyczne poparto licznymi przykładami obliczeniowymi wykorzystując standardowe układy testowe. Przedstawione metody i algorytmy zostały zaimplementowane w oprogramowaniu.
