Projekt układu scalonej cyfrowej pętli opóźnieniowej w technologii submikronowej
| dc.contributor.author | Duraj, Maksymilian | |
| dc.contributor.department | Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej | |
| dc.contributor.reviewer | Szczygieł, Robert | |
| dc.contributor.supervisor | Otfinowski, Piotr Krzysztof | |
| dc.date.available | 2020-02-10T17:58:17Z | |
| dc.date.defence | 2019-12-06 | |
| dc.description.type | praca magisterska | |
| dc.identifier.uri | https://repo.agh.edu.pl/handle/AGH/81720 | |
| dc.language.iso | pol | |
| dc.rights | AGH Licence (Thesis) - Fair Use | |
| dc.rights.access | otwarty dostęp | |
| dc.rights.accessNote | Brak zgody na udostępnienie pracy w czytelni Biblioteki Wydziałowej | |
| dc.rights.uri | https://repo.agh.edu.pl/info/licence-agh-thesis | |
| dc.subject | pętla opóźnieniowa | pl |
| dc.subject | wyrównywanie opóźnień | pl |
| dc.subject | synchronizacja | pl |
| dc.title | Projekt układu scalonej cyfrowej pętli opóźnieniowej w technologii submikronowej | pl |
| dc.title.alternative | Design of an integrated all-digital Delay-Locked Loop circuit in submicron process | en |
| dc.type | praca dyplomowa | |
| dspace.entity.type | Publication | |
| thesis.degree.discipline | Mikroelektronika w Technice i Medycynie (WEAIiIB) | pl |
| thesis.degree.fieldOfStudyInstanceCode | 10187 | |
| thesis.degree.formOfStudy | stacjonarne | pl |
| thesis.degree.grantor | Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie | pl |
| thesis.degree.level | studia drugiego stopnia | pl |
| thesis.degree.name | magister inżynier | pl |
| thesis.identifier.dxp | 254266 | |
| thesis.statusORPD | ORPPD2_migrated |