Metodologia budowy elementów CLIP w System Verilog dla LabVIEW
| dc.contributor.author | Kasiński, Bartosz | |
| dc.contributor.department | Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej | |
| dc.contributor.reviewer | Otfinowski, Piotr Krzysztof | |
| dc.contributor.supervisor | Maj, Piotr | |
| dc.date.available | 2020-02-10T15:52:32Z | |
| dc.date.defence | 2019-11-04 | |
| dc.description.type | praca magisterska | |
| dc.identifier.uri | https://repo.agh.edu.pl/handle/AGH/80681 | |
| dc.language.iso | pol | |
| dc.rights | Access rights reserved | |
| dc.rights.access | zastrzeżony dostęp | |
| dc.rights.accessNote | Brak zgody na udostępnienie pracy w czytelni Biblioteki Wydziałowej | |
| dc.rights.uri | https://repo.agh.edu.pl/info/restricted-access | |
| dc.subject | LabVIEW | pl |
| dc.subject | SystemVerilog | pl |
| dc.subject | CLIP | pl |
| dc.subject | NI | pl |
| dc.subject | myRIO | pl |
| dc.subject | FPGA | pl |
| dc.title | Metodologia budowy elementów CLIP w System Verilog dla LabVIEW | pl |
| dc.title.alternative | CLIP built in System Verilog for LabVIEW | en |
| dc.type | praca dyplomowa | |
| dspace.entity.type | Publication | |
| thesis.degree.discipline | Mikroelektronika w Technice i Medycynie (WEAIiIB) | pl |
| thesis.degree.fieldOfStudyInstanceCode | 10187 | |
| thesis.degree.formOfStudy | stacjonarne | pl |
| thesis.degree.grantor | Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie | pl |
| thesis.degree.level | studia drugiego stopnia | pl |
| thesis.degree.name | magister inżynier | pl |
| thesis.identifier.dxp | 256532 | |
| thesis.statusORPD | ORPPD2_migrated |