Repository logo
Thesis

Projekt i realizacja systemu komunikacji szeregowej pomiędzy układem FPGA i komputerem PC

dc.contributor.authorKocwa, Paweł
dc.contributor.departmentWydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej
dc.contributor.reviewerStala, Robert
dc.contributor.supervisorPenczek, Adam
dc.date.available2020-02-11T17:20:43Z
dc.date.defence2020-01-23
dc.description.typepraca inżynierska
dc.identifier.urihttps://repo.agh.edu.pl/handle/AGH/84805
dc.language.isopol
dc.rightsAccess rights reserved
dc.rights.accesszastrzeżony dostęp
dc.rights.accessNoteBrak zgody na udostępnienie pracy w czytelni Biblioteki Wydziałowej
dc.rights.urihttps://repo.agh.edu.pl/info/restricted-access
dc.subjectFPGApl
dc.subjectModbuspl
dc.subjectSPIpl
dc.subjectPythonpl
dc.subjectUSBpl
dc.subjectszeregowa komunikacja dwukierunkowapl
dc.subjectAlterapl
dc.subjectQuartus IIpl
dc.subjectVHDLpl
dc.subjectGUIpl
dc.titleProjekt i realizacja systemu komunikacji szeregowej pomiędzy układem FPGA i komputerem PCpl
dc.title.alternativeDesign and implementation of a serial communication between the FPGA controller and a PCen
dc.typepraca dyplomowa
dspace.entity.typePublication
thesis.degree.disciplineAutomatyka i Robotyka (WEAIiIB)pl
thesis.degree.fieldOfStudyInstanceCode15791
thesis.degree.formOfStudystacjonarnepl
thesis.degree.grantorAkademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowiepl
thesis.degree.levelstudia pierwszego stopniapl
thesis.degree.nameinżynierpl
thesis.identifier.dxp222349
thesis.statusORPDORPPD2_migrated

Files