Implementacja sprzętowa elementów akceleratora graficznego 3D w układzie FPGA.
| dc.contributor.author | Panek, Kamil | |
| dc.contributor.department | Wydział Informatyki, Elektroniki i Telekomunikacji | |
| dc.contributor.reviewer | Russek, Paweł | |
| dc.contributor.supervisor | Kołodziej, Jacek | |
| dc.date.available | 2019-08-09T09:55:57Z | |
| dc.date.defence | 2019-07-11 | |
| dc.description.type | praca magisterska | |
| dc.identifier.uri | https://repo.agh.edu.pl/handle/AGH/76280 | |
| dc.language.iso | pol | |
| dc.rights | AGH Licence (Thesis) - Fair Use | |
| dc.rights.access | otwarty dostęp | |
| dc.rights.accessNote | Brak zgody na udostępnienie pracy w czytelni Biblioteki Wydziałowej | |
| dc.rights.uri | https://repo.agh.edu.pl/info/licence-agh-thesis | |
| dc.subject | FPGA | pl |
| dc.subject | nios II | pl |
| dc.subject | grafika 3D | pl |
| dc.subject | rasteryzacja | pl |
| dc.subject | rzutowanie perspektywiczne | pl |
| dc.subject | opengl | pl |
| dc.subject | buforowanie głębie | pl |
| dc.subject | potok graficzny | pl |
| dc.subject | cieniowanie Gourauda | pl |
| dc.title | Implementacja sprzętowa elementów akceleratora graficznego 3D w układzie FPGA. | pl |
| dc.title.alternative | Hardware implementation of 3D graphics accelerator elements in FPGA | en |
| dc.type | praca dyplomowa | |
| dspace.entity.type | Publication | |
| thesis.degree.discipline | Elektronika i Telekomunikacja (WIEiT) | pl |
| thesis.degree.formOfStudy | stacjonarne | pl |
| thesis.degree.grantor | Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie | pl |
| thesis.degree.level | studia drugiego stopnia | pl |
| thesis.degree.name | magister inżynier | pl |
| thesis.identifier.dxp | 241688 | |
| thesis.statusORPD | ORPPD1_sent |