Optimization of architecture of event-based successive charge redistribution analog-to-digital converter
| dc.contributor.author | Andrysiewicz, Wojciech | |
| dc.contributor.department | Wydział Informatyki, Elektroniki i Telekomunikacji | |
| dc.contributor.reviewer | Szczygieł, Robert | |
| dc.contributor.supervisor | Miśkowicz, Marek | |
| dc.contributor.supervisor | Kościelnik, Dariusz | |
| dc.date.available | 2015-03-30T11:53:58Z | |
| dc.date.defence | 2014-09-19 | |
| dc.date.submitted | 2014-09-15 | |
| dc.description.type | praca magisterska | |
| dc.identifier.uri | https://repo.agh.edu.pl/handle/AGH/2520 | |
| dc.language.iso | eng | |
| dc.rights | Access rights reserved | |
| dc.rights.access | zastrzeżony dostęp | |
| dc.rights.accessNote | Zarządzenie Rektora AGH | |
| dc.rights.uri | https://repo.agh.edu.pl/info/restricted-access | |
| dc.title | Optimization of architecture of event-based successive charge redistribution analog-to-digital converter | en |
| dc.title.alternative | Optymalizacja architektury przetwornika analogowo-cyfrowego wyzwalanego zdarzeniami z redystrybucją ładunku | pl |
| dc.type | praca dyplomowa | |
| dspace.entity.type | Publication | |
| thesis.degree.discipline | Elektronika i Telekomunikacja (w języku angielskim) (WIEiT) | pl |
| thesis.degree.formOfStudy | stacjonarne | pl |
| thesis.degree.grantor | Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie | pl |
| thesis.degree.level | studia drugiego stopnia | pl |
| thesis.degree.name | magister inżynier | pl |
| thesis.description.otherinfo | Correct – DRS, courseID | pl |
| thesis.identifier.dxp | 157047 | |
| thesis.statusORPD | ORPPD1_sent | |
| thesis.title.refused | Optimization of architecture of event-driven charge redistribution analog-to-digital converter (Dziekanat) | en |