Akcelerator sprzętowy do szyfrowania strumienia danych

Abstract

The paper describes a data stream encryption hardware accelerator. The used DES algorithm and its implementation in VHDL language have been discussed. Different FPGA platforms have been evaluated to determine the most suitable one for creating an accelerator cooperating with a PC computer. The software and hardware parts of the presented solution, as well as problems with data transfer form the PC computer to the FPGA device have been described. Correctness and speed of the implemented application have been tested. Finally, the performance of the presented hardware solution and software solutions has been compared.

W pracy opisano realizację akceleratora sprzętowego do szyfrowania danych. Omówiono wykorzystany algorytm DES oraz jego implementację w języku VHDL. Dokonano oceny różnych kart z układami FPGA, pod kątem ich przydatności do stworzenia akceleratora współpracującego z komputerem PC. Szczegółowo opisano część programową i sprzętową prezentowanego rozwiązania oraz problemy związane z transferem danych pomiędzy komputerem PC a układem FPGA. Przedstawiono wyniki testów poprawności oraz prędkości wykonanej aplikacji. Dokonano także porównania wydajności zaproponowanego rozwiązania sprzętowego i rozwiązań programowych.