Repository logo
Article

Implementacja w układach FPGA modułu obliczającego funkcję jednoelektronową

Loading...
Thumbnail Image

Date

Presentation Date

Editor

Other contributors

Access rights

Access: otwarty dostęp
Rights: AGH Licence
AGH Licence - Fair Use

Licencja AGH - Fair use of copyrighted works

Other title

FPGA implementation of the orbital function calculation module

Resource type

Version

wersja wydawnicza
Item type:Journal Issue,
Automatyka
2009 - T. 13 - Nr 3

Pagination/Pages:

s. 1043-1050

Research Project

Event

Description

Abstract

This paper presents an FPGA implementation of a finite sum of the exponential products (orbital function) calculation module. The module is composed of several units. All of them are specially designed, fully pipelined floating-point modules optimized for high speed performance, up to 200 MHz. Execution results revealed speed-up of 5x for the finite sum of the exponential products comparing to Intel Itanium 2 1.6 processor. Orbital function is a computationally critical part of the Hartree-Fock algorithm. Therefore an approach presented here aims to increase the performance of the whole quantum chemistry computational system by extending it with FPGA-based accelerator which is composed of two Xilinx Virtex-4 LX200 chips. It is worth underlining that achieved speed-up is limited by an external memory width constrain. Thus it can be expected that in foreseeable future introduction of next generation of FPGA-based accelerators will allow to increase the speed-up by just porting a project to them without adoption of any changes in the module's architecture.


W artykule przedstawione zostały wyniki implementacji modułu obliczającego część eksponencjalną orbitalu atomowego (funkcję jednoelektoronową). Generowanie funkcji jednoelektrodowych jest jednym z najbardziej wymagających obliczeniowo fragmentów procedury DFT. Dlatego autorzy pracy postanowili wykorzystać układy FPGA do akceleracji wspomnianego algorytmu. Moduł sprzętowy został zaimplementowany na platformie SGI RASC w układzie FPGA serii Virtex-4 LX200. Składa się on z szeregu jednostek zmiennoprzecinkowych zaprojektowanych tak, by mogły pracować w sposób potokowy z częstotliwością sięgającą 200 MHz. Wstępnie przeprowadzone testy wykazały, że uzyskuje się przyspieszenie rzędu 5x względem analogicznych obliczeń prowadzonych na procesorze Intel Itanium 2 1.6 GHz. Należy zaznaczyć, że uzyskiwane przyspieszanie jest limitowane przez ograniczenia platformy (szerokości interfejsu komunikacyjnego).

Access rights

Access: otwarty dostęp
Rights: AGH Licence
AGH Licence - Fair Use

Licencja AGH - Fair use of copyrighted works